文 | 人文社

编辑| 人文社

«——【引言】——»

"硅时代真要到头了"，每次讲这句话，都很容易让人脑补出一颗性能炸裂、把手机芯片按在地上摩擦的怪兽。

可真把这颗芯片的参数摆出来，画风会反转得让人有点错愕——它的时钟频率只有1千赫兹。

1千赫兹是什么概念。你手里的手机芯片跑在几十亿赫兹，也就是几个吉赫兹；哪怕上世纪七十年代摆在写字台上的电子计算器，频率也比这颗新芯片高。

换算下来，它比当代商用处理器慢了六个数量级，是一百万倍的差距。一颗慢成这样的东西，居然被顶级期刊《自然·电子学》收下，还被全球媒体冠以"重写摩尔定律"的标题，本身就透着古怪。

古怪的地方，恰恰是它值钱的地方。看懂这颗芯片，关键不在它跑得多快，而在它用什么造出来、解决了一个困扰行业十几年的死结。那个慢字背后的故事，比任何跑分都更值得说道。

这颗芯片叫梦祺-1000，英文名 Magic-1000，由南京大学集成电路学院联手华为技术有限公司造出，论文今年五月发表在《自然·电子学》上。它的身份很特殊：全球第一颗基于二硫化钼的多位并行微处理器。它的具体本事，得先从一个被标题盖住的常识误会说起。

别被标题骗了，"到头"的不是硅，是"越做越薄"

先把一个被标题放大的误会拆掉。"硅时代到头了"听着惊心动魄，但真实情况要克制得多。硅不会明天就退场，它还会在你能想到的几乎所有电子设备里继续服役很多年。被逼到悬崖边的，不是硅这种材料本身，而是过去六十年芯片行业赖以前进的那个动作——把晶体管越做越小。

道理不难懂。芯片的算力之所以能一代一代往上翻，靠的就是在同样大小的硅片上塞进越来越多的晶体管，单个晶体管的尺寸于是越缩越小。这条路走到今天，已经逼到了物理的墙根下。

当晶体管的沟道尺寸缩到2纳米以下，硅器件就开始闹脾气，难以稳定工作；与此同时，用来在硅片上刻出这些微小图案的极紫外光刻技术，在5纳米这个节点上也撞到了分辨率的天花板。

换句话说，不是工程师不想接着缩，而是物理规律不答应了。电子在太薄的硅里会变得不听话，该挡住它的地方挡不住，芯片该有的可靠性和该省的电都保不住。

摩尔定律这台开了六十年的发动机，卡壳不是因为没油，而是路修到了头。全行业都在找同一个答案：换条路，还能不能往前走。梦祺-1000要回答的，正是这个问题，而不是"我比硅快"。

真正难的从来不是"薄"，是"齐"

这一段是整件事最值得琢磨、却最容易被热闹标题盖过去的核心。很多人下意识以为，造一颗非硅芯片，难就难在找到一种能做得足够薄的新材料。其实"薄"这关，科学界早就过了。

时间倒回到2016年，维也纳的一个团队就已经用二硫化钼做出过一颗微处理器，里面有115个晶体管，能跑1位的数据，原理上也说得通可以往多位扩展。九年前的事了。

到了2025年，复旦大学周鹏、包文中带的联合团队更进一步，造出一颗叫"无极"的32位处理器，用的也是二硫化钼，集成了5900个晶体管，跑的是开源的精简指令集架构，一举刷新了二维逻辑功能的最大规模验证纪录。

能造单个原子级薄的晶体管、能把几千个连起来跑通指令集，这些都不再是新鲜事。

那真正的拦路虎是什么。它写在梦祺-1000这篇论文的摘要里，朴素得近乎残忍：超大规模集成之所以一直做不上去，是因为原子尺度的缺陷控制不住，器件和器件之间存在介观尺度的差异，行业又一直缺一套能把这种宏观差异提前考虑进去的设计方法。

把这话翻译成大白话就是：做一个好晶体管不难，难的是做一万个、十万个，让它们个个表现得差不多。二维材料薄到只有零点几个纳米，相当于几个原子叠在一起，材料里哪怕只多出一个原子的瑕疵，这个晶体管的脾气就和隔壁那个不一样了。

一颗处理器里成千上万个晶体管，只要有一小撮"性格乖张"，整颗芯片就跑不起来。硅之所以好用，恰恰是它发展了几十年，已经把"一致性"磨到了炉火纯青。二维材料是新人，最大的短板不是不够薄，而是不够齐。这才是横在二维芯片产业化路上那座真正的山。

"并行"这两个字，才是这次的含金量所在

明白了"齐"有多难，就能看懂梦祺-1000这个"全球首款多位并行"到底重在哪。

前面提到的那些二维处理器，无论是115个晶体管的老前辈，还是5900个晶体管的"无极"，本事都很大，但它们处理数据基本是串行的——数据一位一位排队过，一次只能动一位，就像一条单人独木桥，再宽的河也只能一个一个地过。够用，但离一颗真正能干活的处理器还差着关键一口气。

并行不一样。多位并行意味着芯片能一口气把好几位数据同时搬动、同时运算，桥从独木桥变成了多车道。配上片上寄存器能存数、能做算术，它就从一个"证明思路可行"的演示样品，变成了一个具备完整计算骨架的功能处理器，是从"能亮一下灯"到"能办一件事"的台阶。

而要把多位并行做出来，绕不开前面那个"齐"的难关——并行对各路晶体管表现一致的要求，比串行苛刻得多，任何一路掉链子，并出来的结果就是错的。

梦祺-1000能把1433个晶体管用四层金属布线并到一起、还做到每平方毫米9336个的集成密度，本质上是用工程的笨功夫，硬啃下了二维材料"不够齐"这块硬骨头。它的意义不在那1千赫兹的速度，而在它第一次证明：在并行这个更难的赛制下，二维芯片也能跑通。

一条不用烧EUV的小路

聊到这儿，绕不开很多人最关心的那层意思。这几年西方对中国先进制程芯片的出口管制，火力几乎全压在传统硅基制造上，连那台被反复念叨的极紫外光刻机都在禁运清单里。卡的，正是硅芯片越做越小这条主路。

而二维半导体走的，是一条岔出来的小路。它不靠极紫外光刻去在硅片上死磕几纳米的图案，用的是化学气相沉积、分子束外延、范德华集成这一类工艺路径，部分关键环节用的还是微米级的成熟工艺。

设备门槛、技术逻辑，和传统先进制程是两套不同的东西。南京大学的石毅教授就此谈到，这一进展说明中国不只是在二维半导体的基础研究上站到了世界前列，也正通过和产业界的合作，去摸索一条能规模化量产的路子。

不过这条小路要怎么走，得说句实在话：用微米级工艺做出来的东西，短期内别指望在纯算力上去硬刚最先进的硅芯片，那不现实，也不是它的战场。它真正可能赢的地方，是另一类活儿——那些对功耗极度敏感、又不太指望频繁换电池的场景。

比如无人机、机器人、机器狗，比如布在深海、山区、太空里一蹲就是几年的传感器。二维材料原子级的薄和它天然的低功耗特性，恰好戳中这些场景的痛点。换条赛道，不和你比谁跑得快，比谁更省、更能扛，这才是这条小路的真实野心。

把实验室里的奇迹，翻译成工厂听得懂的话

梦祺-1000还有一个特别值得说的地方，藏在它的造法里，而不是参数里。

它最关键的一招，是把两套原本不搭界的本事拼到了一起：一边是华为带来的0.5微米工业级制造工艺，另一边是高校实验室那套在后道工序里集成二维材料的手艺，中间再用一套被论文称作"多层级协同优化"的方法把它们打通。

这话听着玄，落到地上就是一件特别朴素的事——让大学里那些只在实验台上验证过的漂亮思路，能对接上工厂里那套讲究良率、讲究可重复的工业语言。

这恰恰是过去二维芯片最难迈的一道坎。实验室里挑几个表现最好的样品发篇论文，和在产线上稳定造出成千上万颗合格品，是两个世界的事。前者比的是巧思，后者比的是把巧思变成可复制流程的笨功夫。

南大负责材料生长、晶体管制造和芯片设计，华为海思补上工业级衬底制备和量产视角，双方再共同打磨那套从晶体管、标准单元、逻辑综合到互连设计的协同方法。

这种把高校的"想得出"和企业的"造得稳"焊在一起的搞法，在半导体领域并不多见，它真正稀罕的地方，是给"从论文走到流片"这条最难的路，铺了第一块像样的踏板。

离"能用"还有多远，得把账算清楚

热闹归热闹，给这颗芯片泼几盆冷水，才对得起读者。

第一盆，是那个绕不开的1千赫兹。和商用芯片的吉赫兹比，差六个数量级、一百万倍，这个差距不是几年小步快跑就能补上的，需要材料、工艺、设计一整套体系的代际跨越。

第二盆，是一致性这道老题——把二维材料搬到大规模量产里，均一性怎么控、良品率能爬到多高、用上几年会不会衰减，都还没有过硬答案。

可以做个参照，复旦"无极"曾报告过约99.9%的平均良率、99.8%的芯片级良率，数字很漂亮，但那是特定规模、特定条件下的成绩，离工厂里日复一日稳定吐货的工业良率，还隔着不少距离。第三盆，是节点——微米级工艺和最先进的纳米制程之间，横着实打实的代差。

所以接下来该盯哪个数字，这里给个尺子：别死盯着"几纳米"这种被营销带火的指标，多看两样东西——集成密度还能不能接着往上翻，时钟频率有没有一个数量级一个数量级地往上爬。这两条曲线的斜率，才真正决定这条小路能走多远。

墙没塌，但有人画出了爬墙的图纸

回到开头那个慢字。梦祺-1000的价值，从来不是它跑得多快，而是它在一个比串行更难的并行赛制下，第一次把二维芯片那套"造得齐、造得稳"的方法论，从纸面推到了能流片的程度。

摩尔定律当年被提出来的时候，没人能料到它会一路走六十年。这颗1千赫兹的小芯片大概率不会是终点的样子，未来真正量产的二维处理器,长相一定和它很不一样。

但它干成了一件事：在硅那堵越筑越高的墙后面，它没有喊出"墙塌了"这种空话，而是实打实地画出了一张爬墙的图纸——把缺陷和差异提前算进设计里，让高校的奇思和工厂的笨功夫第一次合上了拍。

墙还在那，硅也还会站很久。真正变了的是，墙后面那条路，从"理论上应该有"，变成了"已经有人走通了第一步"。下一个悬念，是这种把成千上万个原子级器件造得整齐划一的本事，能不能跨过一个又一个数量级，真正长成工业的模样。

这道题的答案，得交给接下来几年的产线去写。