外媒推测，目前中国7nm芯片良率小于30%，而台积电大于90%

为何中国大陆的7nm芯片良率与台积电之间会出现如此悬殊的差距？要理解这一差距背后的成因，就必须先了解决定晶片制程水平的核心环节——微影制程与EUV曝光机所扮演的关键角色，本文将由此展开讨论。

2020年，台积电与三星先后引入先进制程所必备的关键设备——荷兰阿斯麦（ASML）公司生产的EUV极紫外曝光机。

原本在EUV导入进度上落后的英特尔，也放话预定于2025年率先启用第二代EUV曝光机。另一方面，由于美国的施压，中国大陆的中芯国际无法顺利取得早在2018年就已下订的EUV曝光机。

为何各家晶片制程大厂都争相采购EUV？少了这台机器，真的会对先进晶片制程造成重大影响吗？在了解台积电为何能够成为首家导入EUV曝光机的厂商之前，有必要先介绍微影制程的五个步骤。

首先，需要在硅晶圆上涂布光阻剂，其作用类似于底片相机中的感光材料，能够让照射其上的光线显影成像。

值得一提的是，目前光阻剂的供应来源主要集中在日本和美国，两国合计占据了约九成的全球市场。

因此，即便台积电与三星已掌握全球领先的晶片制程技术，仍必须依赖日本与美国的光阻剂供应。

涂布完光阻剂后便可进行曝光。此时需装上光罩，光罩上承载的正是先前透过EDA所设计出的集成电路（其中一层）设计图。

当紫外光穿过光罩形成明暗对比并投射至晶圆上时，便会形成相应的电路图影像。台积电之所以能够在制程上保持领先，其中一个原因便在于它的光罩洁净技术遥遥领先其他晶圆厂。

在纳米级的晶片制造过程中，即使只是一颗比空气悬浮微粒PM2.5还小的颗粒落在晶圆上，对纳米级晶片而言就如同陨石降落一般。

接下来是显影环节。曝光完成后，依据正、负光阻的不同特性，将电路图上不需要的部分予以去除。微影制程的下一个步骤是蚀刻。

将曝光后未覆盖光阻层的区域蚀刻掉，而原先保留光阻层的区域则可阻挡蚀刻作用，由此形成电路结构。

一片精密的高阶晶片若要能流畅运作，需要多层工序不断叠加，因此这一系列步骤在制作过程中需重复近50次以上，晶片才算真正完成。

在整个微影制程中，技术含量最高、最讲求精准、也最需要先进技术辅助的环节便是曝光。晶片从上世纪80年代的5微米一路进化到如今的5纳米，短短30年间面积缩小了100万倍。

曝光机在世代更迭的改良过程中，最关键的两个方向便是光源波长与镜头NA数值孔径。若能缩短光源波长，或提升镜头的NA数值孔径，都能有效提高光学解析度。

目前正需要从波长193纳米的DUV深紫外光制程，迈向EUV极紫外光微影制程。波长仅有13.5纳米的EUV，可以带来更强的能量，画出更细的线条。

然而EUV的光无法使用传统的玻璃透镜，必须将透镜替换为反光镜，这种镜头组合被称为全反射式光学系统。

镜面反射的角度要求必须极其精准，镜面上任何不平整或歪斜的细微误差，都会造成成像结果的天差地远。

目前能够制造出这种等级EUV曝光机的公司，全球仅有荷兰阿斯麦一家。

不过，未能赶上这波EUV曝光机抢购潮的中芯国际则表示，自己已于2021年利用DUV曝光机搭配多重曝光制程，成功制造出7纳米的晶片。

双重乃至多重曝光所要克服的挑战，正是在线宽与周距不变的前提下，重复进行一次以上的曝光程序。

中芯国际以旧技术完成7纳米制程本身并非新鲜事，因为台积电早期同样是采用193纳米浸润式DUV多重曝光的方式，完成了7纳米制程，并能维持一定的良率与稳定量产。

真正令业界关注的是，中芯国际仅用两年时间就从14纳米直接跨越10纳米节点，跳升至7纳米技术，这种技术爬升速度已足以媲美台积电、三星、英特尔等大厂。

不过，出于对晶片质量的追求，事实上每家晶圆厂都希望能通过单次曝光完成曝光与蚀刻工序。多重曝光会使工序增加，从而提高晶圆产生误差的概率，晶片良率也会更难控制。

此外，工序越多，晶片制造的交期就越长，这变相推高了整体成本，自然难以吸引客户下单。由此便回到了良率这一核心议题。

对一家晶圆厂而言，良率是至关重要的指标，它是指制造芯片时良品所占的比例。良率越低，成本越高，制造效率越低；良率越高，成本越低，制造效率也就越高。

此前业界普遍反映三星的3nm芯片良率偏低，一度低于20%，导致成本居高不下，因此高通、联发科等厂商都不敢将芯片交由三星代工，转而选择台积电。

而越是先进的芯片，良率越难提升；越是成熟的芯片，因难度较低，良率也就越高。

近日有国外媒体报道称，目前中国大陆虽然能够制造7nm芯片，但良率并不高，推测目前良率可能在30%以下，即每制造出10片芯片就有约7片是坏品。

因此，目前中国大陆7nm及以下芯片看似产能不低，实则缺口很大，7nm芯片的缺口可能高达90%，只能满足实际需求的约10%，导致众多企业排队等待7nm芯片。

相较之下，台积电自2018年量产7nm芯片以来，其7nm良率早已稳定在90%以上。

外媒同时认为，中国大陆的7nm芯片良率会持续提升，预计在2030年时可达到50%，到2035年进一步升至75%，届时7nm及以下芯片的产能缺口将只剩约34%左右，中国大陆将能够自主制造出所需先进芯片的约66%，基本实现自给。

当然，这些数据仅为外媒推测，并无真实依据，是真是假谁也不清楚，但低于30%的说法似乎不太可能。

不黑不吹，即便高于30%，与台积电相比肯定仍有差距，目前中国大陆在先进芯片上的自给率确实不高，仍在一定程度上依赖国外的先进芯片，这也正是未来需要努力提升的方向。