前架构师翻旧账

2026年8月20日，HotHardware刊发长文，复盘一段旧事。起因是Intel前性能架构师François Piednoel在LinkedIn发了一篇博文，标题相当直接：《Chiplet, not so fast, did you look at everything?》——chiplet先别急，所有环节你们都看过了吗？

Piednoel在Intel负责性能分析与优化，亲历过NetBurst到Core架构的迁移。在成为Core系列功臣之前，他先熬过Pentium 4和Pentium D最难的几年。

他在博文里提的问题，HotHardware认为至今没过时：多die封装的验证，远比把两颗die放进同一个封装要复杂。

两颗完整CPU塞进一个封装

Pentium D是Intel第一款主流双核台式处理器，2005年上市。那时候的CPU，一颗die就是一个完整处理器，内存控制器和I/O都在片外的芯片组里。

把两颗完整的P4级die塞进同一封装，各自走前端总线，在北桥会合。总线设计本来就支持对称多处理，逻辑上这是条直路。

Piednoel回忆，团队在验证早期就撞上意外：相当大比例的Pentium D封装件开始失效。更怪的是，配对的die明明来自同一个频率等级，单独功能测试都合格，装在一起就出事。

漏电流埋下的雷

问题出在漏电流。工程师匹配了频率，没匹配漏电流。

两颗die共用散热条件和功耗预算。一颗漏电偏高，发热就大，封装内温度上升，温度又推高漏电，形成正反馈。

漏电差异一旦超过设计假设，局部功耗密度和散热压力就突破极限，最终热失控。

Intel后来在频率之外增加漏电流分bin，按两项参数同时配对die，失效才消失。Piednoel把这段往事直接抛给今天的chiplet产业：完整组装必须被表征为一个耦合的电热系统，而不是简单视为若干单独验证合格die的集合。

NVIDIA也认这笔账

Pentium D留下的核心教训是：单颗die的一切指标合格，不保证它们在同一个封装里能作为系统正常工作。

Piednoel点名异构chiplet SoC，组装后的电热耦合特性需要从系统层面重新验证，测试与验证工作量远高于单die设计。

NVIDIA在官方介绍Vera Rubin平台时，直言不讳地承认了这种取舍。Vera CPU和Rubin GPU都是chiplet架构，搭配了高速互连和系统级协同验证方案。整个行业都在做同样的事——代价是真实的，收益也是真实的。

踩过坑的Intel开始卖标准

AMD在x86服务器市场最先尝到chiplet红利，用多die设计绕开巨die良率陷阱。

Intel从当年踩坑的人，变成了封装技术和标准的输出者。EMIB和Foveros两套先进封装，加上牵头成立的UCIe联盟，目标是把chiplet互联变成像PCIe一样的公共设施。

2025年4月，Intel Foundry又成立了Chiplet Alliance，初始聚焦政府和关键商业市场。Ansys在支持者名单里，其高管John Lee给出的理由是：与领先的多die客户合作，凸显了准确多物理场仿真在热、功耗和可靠性上的必要性。

台积电CoWoS系列封装因AI芯片需求长期满载，日月光、安靠等封测巨头也全部卷进了这场多die验证竞赛。

三道买不来的门槛

对国内半导体来说，这个故事的重点不在怀旧。先进封装被广泛视为先进制程受限背景下，构建高性能计算芯片的关键路径。Pentium D恰好划出了这条路径上最不显眼的一道门槛：系统级电热耦合验证。

它不像先进制程那样依赖EUV光刻机，靠的是可复现的工程方法论、多物理场EDA工具链，以及大量失效数据的长期积累。

这三样东西，买不来，只能自己一笔一笔攒。

长电科技、通富微电在2.5D/3D封装上的布局早就不是新闻。UCIe联盟官网披露的成员名单里，也有中国大陆企业。chiplet的硬件基础正在快速补课。

但验证方法论和封装内系统设计的经验库，仍是明显短板。坊间的说法是，国内几家做chiplet的公司，正在到处挖有3D封装验证经验的人，开价不低。

异构是有价格的

Piednoel在博文末尾透露了自己的选择：他做chiplet时刻意用相同chiplet，而非异构chiplet。原因是“同构扩展更容易，验证工作量小得多”。

这句话把chiplet路线的账本摊开了：设计自由度是有价格的，每增加一种异构die，整套电热验证的复杂度就上一个台阶。

各厂商都算得清这笔账，还是集体转向异构设计。驱动力是制造经济性与规模效应。

教训的复利

Pentium D用高频报废和热失控，给整个行业标出了第一个多die封装雷区。二十年过去，Intel把那次教训变成了EMIB、Foveros和UCIe的底气。

教训的复利，比一次成功产品的红利更持久。当年Intel用漏电流分bin解决问题，今天中国芯在每个新工艺节点上，把系统级验证做成常规动作就好。

坑标好了。路不必重走。