RISC-V能否重塑DPU之争？

（本文编译自SemiWiki）

通常，数据中心的竞争格局会被认为是中央处理器（CPU，涵盖x86、ARM、RISC-V架构）与图形处理器（GPU，包括英伟达、AMD及定制化专用集成电路）之间的较量。但在这些备受关注的竞争之下，另一场无声的变革已然发生：ARM架构已在数据处理单元（DPU）市场中悄然取代了英特尔与AMD的地位。

数据处理单元（也被称为智能网卡SmartNIC）承担着数据中心的“基础架构搭建”工作。它们通过管理数据包处理、TCP/IP及远程直接内存访问（RDMA）来分担网络负载；负责数据压缩、加密以及基于Fabrics的非易失性内存快速访问（NVMe-oF）等存储服务；执行安全隔离——这在多租户云环境中至关重要，该环境下的信任边界时刻面临考验；同时，它们还接管了原本会占用宝贵CPU运算周期的编排任务。

英伟达（通过迈络思推出BlueField系列）、美满电子（Marvell，推出OCTEON系列）、AMD（收购Pensando）以及博通（Broadcom）均在其DPU产品中采用了ARM核心。原因很简单：ARM核心体积小、能效高、支持授权模式，且已广泛嵌入网络芯片之中。当英特尔推出基础设施处理单元（IPU）计划以作应对时，ARM早已占据了该生态系统，并确立了行业标准。

市场背景：为何是现在？

全球数据处理单元（DPU）市场规模预计将从2023年的15亿美元增长至2032年的约98亿美元，复合年增长率（CAGR）高达22.8%（数据来源：Dataintelo咨询私人有限公司，2024年）。Dataintelo指出，推动这一增长的原因在于各行业数据生成量呈指数级增长，以及对高效数据管理与处理解决方案的迫切需求。目前，绝大多数已出货的DPU均采用ARM核心驱动；而英特尔虽持续推广其基础设施处理单元（IPU），却尚未获得广泛的市场认可。

与此同时，RISC-V在相邻领域已展现出强劲的发展势头。例如，总部位于首尔的Fadu公司将RISC-V核心集成到企业级固态硬盘（SSD）控制器中，用于I/O调度和延迟优化；SiFive等企业也借助RISC-V加速I/O处理。此外，编排处理器与安全处理器也常采用OpenTitan等轻量级RISC-V设计。这些领域与DPU的功能定位天然相近，为RISC-V向DPU领域延伸奠定了基础。同时，地缘政治因素也推动着架构多元化发展：中国尤其在加快自主RISC-V架构的应用进程，而DPU恰恰是这类对“自主可控”有较高要求的基础设施组件。

市场规模扩张、ARM架构的垄断现状，以及超大规模数据中心运营商对替代架构的需求，三者共同作用，为RISC-V正式进军DPU领域创造了成熟条件。

RISC-V在DPU领域的机遇

与ARM不同，RISC-V提供开放式指令集架构（ISA），企业可根据自身具体工作负载对其进行定制。这一点对DPU而言尤为重要，因为DPU集成了多种功能模块，包括负责数据包流处理的网络引擎、用于数据压缩与NVMe-oF（基于Fabrics的NVMe）的存储加速器、保障隔离性的安全模块，以及承担编排任务的控制平面CPU。借助RISC-V，厂商无需依赖ARM固定的技术路线图，而是可以通过自定义指令，为上述每个功能模块

当前的DPU通常采用ARM Cortex-A系列核心集群（涵盖Cortex-A53至Cortex-A72等型号），以处理控制平面任务及轻量级计算任务。而在这一应用场景中，RISC-V也具备明显优势：首先是定制化能力，厂商可针对特定工作负载优化指令集，无需受制于ARM固定的技术路线图。

部分RISC-V厂商支持同时多线程（SMT）技术，每个核心最多可支持4个线程，这在网络处理、数据包处理等内存或I/O延迟较高的工作负载中，能有效提升吞吐量与资源利用率。此外，RISC-V最新的向量扩展技术，可自然适配数据包处理、加密运算及存储加速等任务场景。

新兴的矩阵扩展技术则将可编程能力拓展至AI推理与安全领域。有初创企业的架构在时间调度框架内集成了标量、向量与矩阵执行功能——该设计充分利用RISC-V的可扩展性，在各类AI及高性能计算（HPC）工作负载中实现了确定性性能。最后，RISC-V在避免支付ARM授权费用的同时，仍能与Linux、TensorFlow、PyTorch等开源技术栈保持兼容。

RISC-V的“标量到矩阵”技术路线图登场

当下这一时刻的有趣之处在于，并非只是另一家IP厂商的宣传造势，而在于RISC-V架构自身的演进方式。该指令集架构（ISA）最初聚焦于标量计算——为微控制器、嵌入式系统以及支持简单Linux系统的处理器，提供小巧、高效的核心。在过去几年间，RISC-V逐步加入向量扩展技术，实现了数据并行加速，这种加速能力可自然适配网络处理、存储操作及加密运算等工作负载。最近，其技术路线图进一步拓展，纳入了矩阵扩展技术；该技术旨在将AI推理及其他矩阵运算密集型任务，整合到同一指令集架构框架中。

表1：推动“标量/向量/矩阵统一架构”发展的RISC-V企业

从标量到向量再到矩阵的这一演进过程，与DPU被要求具备的功能演进路径高度吻合。DPU必须处理标量控制平面逻辑、可向量化的数据包与加密流，以及日益增多的、面向矩阵运算的遥测与安全推理任务。换言之，RISC-V的技术路线图为打造真正具备可编程能力的DPU提供了全套必要组件。

目前已有多家企业在践行这一愿景。Akeana凭借其支持同时多线程（SMT）的设计及AI矩阵计算引擎，成为首批将RISC-V直接应用于数据中心级计算的厂商之一；Ventana正在打造服务器级RISC-V处理器，规划了从标量到向量工作负载的清晰演进路径，以契合超大规模数据中心的需求；欧洲企业SemiDynamics则专注于开发可配置向量核心，专为数据密集型及AI导向型应用量身定制。

SiFive重点研发支持向量技术且兼容Linux系统的RISC-V核心，目标应用领域为高性能计算（HPC）与基础设施；晶心科技为其核心扩展了向量与数字信号处理（DSP）能力，以实现嵌入式加速；Simplex Micro正明确开发一种标量/向量/矩阵统一架构，通过可编程扩展功能，旨在覆盖从边缘到数据中心级的基础设施解决方案。在研究领域，中国的“香山”（XiangShan）项目已在开展探索，尝试在单一架构下实现标量与向量的统一。

RISC-V实现超越还是ARM巩固地位？

问题的核心并非RISC-V能否取代ARM，而在于它能否重新拓展DPU的定义本身。当前ARM在DPU领域的主导地位，依赖于标量核心与固定加速器的组合；而RISC-V则提供了一条实现超越的路径——将标量、向量与矩阵可编程能力融合到单一平台中。这种发展未必需要以削弱ARM为代价，事实上，ARM甚至可以采用RISC-V的向量与矩阵扩展技术，来巩固自身在DPU领域的地位。

为何意义重大？

对更广泛的行业而言，RISC-V在DPU领域的崛起，为重构竞争格局提供了难得的契机。企业无需再受限于ARM的授权模式，而是可以根据自身需求调整架。这一点对超大规模数据中心运营商尤为重要，因为他们亟需在功耗、性能与自主可控性上实现优化。此外，RISC-V还能规避垄断风险：与单一厂商主导技术路线图不同，开放的生态系统能催生出更多元的发展路径。

借助RISC-V，像高通（Qualcomm）这样的企业或其他主流厂商，将能掌握主动权。它们可针对自身DPU架构，设计出独特的定制化CPU，而非依赖ARM的授权条款与技术路线图。随着DPU逐渐成为数据中心基础设施的核心，这种自主性或将成为关键的差异化竞争优势。

当下时机已然成熟。AI驱动的数据中心网络架构正迅猛发展，DPU的功能也不再局限于网络处理，而是延伸至计算、存储与AI流的协同编排。在这样的背景下，一款融合标量、向量与矩阵可编程能力的DPU，显然比仅集成ARM标量核心与固定功能引擎的产品更具吸引力。

更广阔的机遇窗口

正如当ARM 敏锐捕捉到DPU机遇、从而绕开英特尔与AMD形成竞争优势一样，如今RISC-V也迎来了重新定义DPU品类的契机。厂商无需在GPU领域与英伟达正面抗衡，也不必试图重振CPU市场，而是可以通过打造可编程DPU平台，重塑数据中心基础设施，实现跨越式发展。这将是一段“东山再起”的历程，并非重复过往的竞争，而是开辟全新的战场。

结语

业界往往将RISC-V定义为“CPU领域的故事”，议论其能否取代ARM或x86，或是将其视为 “边缘物联网领域的布局”的新玩家。但实际上，更具颠覆性的机遇或许存在于数据中心控制领域。ARM打造了英特尔与AMD未曾预见的DPU业务版图，而如今RISC-V有望凭借向量与矩阵可编程能力，重新定义DPU品类。

最终，ARM与RISC-V或许会在DPU领域共存：ARM继续保持其现有优势地位，RISC-V则作为开放、可定制的替代方案，随着市场成熟，为厂商与超大规模数据中心运营商提供更丰富的架构选择。

END